常用的信号

1. 内存类(DDR系列)

信号类型 阻抗要求 技术说明
DDR3 单端 40-50Ω 数据/地址线(需等长布线,±10%)
DDR3 差分时钟 80-100Ω CK+/CK-(动态阻抗匹配优先)
DDR4 单端 48Ω ±10% 支持更高频率(≥2400MHz)
DDR4 差分时钟 96Ω ±8% 严格时序控制(建议TDR校准)
DDR5 单端 40Ω ±10% 支持4800MHz+,需参考完整地平面
DDR5 差分时钟 90Ω ±5% 低电压摆幅(POD逻辑)

继续阅读“常用的信号”

printf函数

#include “stdio.h”
//加入以下代码,支持printf函数,而不需要选择use MicroLIB
//#define PUTCHAR_PROTOTYPE int fputc(int ch, FILE *f)
#if 1
#pragma import(__use_no_semihosting)
//标准库需要的支持函数   继续阅读“printf函数”

CRC

 

对于crc16,crc32或者其他多项式的校验,只需要更改uint8_t POLYNOMIAL和uint8_t crc行的初始值即可
多项式为:100110001(简记为0x31),也就是CRC-8
将CRC寄存器(8-bits,比生成多项式少1bit)赋初值 继续阅读“CRC”

阻抗计算,SI9000

阻抗的定义:在某一频率下,电子器件传输信号线中,相对某一参考层,其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗,它是电阻抗,电感抗,电容抗……的一个矢量总和。

设计 COUPON注意事项:
1)保护线与阻抗线之间距需大于阻抗线宽 。
2)阻抗线长度一般设计在 6-12INCH范围内。
3)相邻信号层之最近 GND 或POWER 层为阻抗测量之接地参考层。
4)两 GND 及POWER 之间所加信号线的保护线不可遮蔽到 GND及 POWER 层之间任一层信号线。
5)为保证镀铜的均匀性,需在外层空板位加抢电 PAD 或铜皮

1,需要做阻抗的线

通讯协议,接口,信号点对点的延时大于六分之一的上升沿等. 继续阅读“阻抗计算,SI9000”

PCB注意事项

网上收集整理,后面慢慢增加,看到写的感觉能用的就收集起来,不知道是否合理,反正没有具体想法的时候就先试试。

1、贴片之间的间距

PCB板设计时别忽视,这12个细节!

贴片元器件之间的间距是工程师在layout时必须注意的一个问题,如果间距太小焊膏印刷和避免焊接连锡难度非常大。

距离建议如下 继续阅读“PCB注意事项”

电源符号:VCC、VDD、VEE、VSS、VBAT

(1)VCC:C=circuit 表示电路的意思, 即接入电路的电压
  (2)VDD:D=device 表示器件的意思, 即器件内部的工作电压;
  (3)VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
       (4)VEE:负电压供电;场效应管的源极(S)
       (5)VBAT:当使用电池或其他电源连接到VBAT脚上时,当VDD 断电时,可以保存备份寄存器的内容和维持RTC的功能。如果应用中没有使用外部电池,VBAT引脚应接到VDD引脚上。